19日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭64-36336

Mint Cl.4

識別記号 313 330 庁内整理番号

磁公開 昭和64年(1989)2月7日

G 06 F 9

9/46 9/38 C-7056-5B K-7361-5B

審査請求 有

請求項の数 1 (全14頁)

母発明の名称 計算機システム

到特 関 昭63-122246

母出 頭 昭63(1988)5月20日

優先権主張

發1987年7月20日發米国(US)到075483

砂発 明 者 ジョン・ステイフコ

アメリカ合衆国ニユーヨーク州リイーンベツク、トロイ・

ン・リップタイ ドライブ1番地

⑪出 願 人 インターナショナル・

アメリカ合衆国10504、ニユーヨーク州 アーモンク(番

ピジネス・マシーン 地なし

ズ・コーポレーション

20代 理 人 并理士 頓宮 孝一 外1名、

明 細 曹

1発明の名称 計算機システム

2.特許請求の範囲

シスチムのアーキテクチャにより製水されるア ドレス可能なレジスタの数を n としたとき、 a よ りも大きなm 個のハードウエア・レジスタを有す るレジスタ・アレイと、

上記レジスタ・アレイに情報を送り且つ上記レジスタ・アレイから情報を受け収るように接続された、命令を実行する命令実行装置と、

命令及びデータを保持し且つ上配命令実行装置 に命令及びデータを供給する記憶装置と、

上記記憶装置及び上記命令実行装置に接続され、 上記記憶装置から上記命令実行装置への命令の移 動を制御する命令制御装置と、

上記レジスタ・アレイに接続され、命令実行時 化アドレス可能レジスタに上記ハードウエア・レ ジスタを割り当て、且つ順序から外れた命令の実 行時には選択されたアドレス可能レジスタに付加 的なハードウェア・レジスタを割り当て、上記順 序から外れた命令の前後のアドレス可能レジスタ の値を保持するようにする論型装置とを有する計 気機システム。

5. 発明の詳細な説明

A. 産業上の利用分對

 /370のアーキテクチャに適合した計算機プロセッサに関して説明する。

B. 從来技術

典型的な計算機システムの設計は、プログラマがその機械のためにプログラムを設計する時に使う汎用レジスタ(GPR)等の固定数のアドレス可能レジスタを設ける事を必要とする。一即システムが利用可能になると、アーキテクチャ的に利用可能なGPRの数を変更する事は、新しい数のGPRを利用するために大幅なプログラムの書き返しを必要とする。

間様に、計算機及び計算機プログラムの設計は、 計算機プログラムの命令が、それらが響かれシス テムに入れられた順序で計算機により実行される という仮定に基いている。命令は、論理的には、 財都に実行されたように、計算機システムに見え なければならないが、依存関係が他の命令との間 に存在しないと仮定すると、ある命令は物理的に 駆に実行される必要はない事が、計算機の性能を

ーパーラップ動作を変更できる制御論理を実現する必要がある。オーパーラップを実施できる多くの異なつた形式が存在し、各々はそれ自身の独得の制御プログラムの組を有している。

各道の形式のオーバーラップ技術は、いわゆる パイプライン方式である。非常に単純化すると、 パイプライン方式の投材は、命令の処理の異なつ た段階低に別個のハードウエアを設ける。命令が 1つの段階の処理を終えると、それは次の段階に 移り、次の命令が、丁度空になつたその段階に来 る。そのような機械では、たとえ異なつた命令に 関して異なつた処理段階が同時に起きるとしても、 その処理のある特定の段階に関しては命令は順番・ **に保持される。そのようなプロセツサにおいては、** 未だ生成されていない結果が他の命令で必要な事 を制御部が検出すると、制御部はその結果が得ら れそれが必要なととろに破されるまで、パイプラ ィンの一部を止めなければならない。との制御論 理は時々複雑になりりるが、命令がパイプライン 中に順省に保持されるという事実は、その複雑性

改善するための努力において判明した。さらに、ある命令が順序通りに実行されず、且つそのよりな命令が分岐命令であり、命令シーケンスを選択するために分岐命令であり、命令シーケンスを選択するために分岐が行なわれている場合、間違つた分岐が予酬されたならば関連のレジスタを元の値に回復する必要が生じ得る。そのような場合、システムは分岐が起きた地点まで回復される。配序通りでない命令を効率的に実行するには、命令によつて影響を受けるGPRに関して和定した古い値が保持されると共に、影響を受けたGPRに関して新しい値を臨時に受け取る手段が設合される時、にはなるのでは、新しい値が、確定値になる。

大型プロセッサは、複数の命令が同時に 超々の 果行状態にあるようなオーパーラップ技術を、多 年にわたつて、用いてきた。そのような技術を用 いると、命令間の依存関係を検出し且つ得られた 結果が「1度に1命令」のアーキテクチャ・モデ ルによつて記述されるものになるように通常のオ

を制御できる範囲内に保つ上で、確かな助けれな る。

ブロセッサが別個の実行ユニットを含む場合には、より複雑な形のホーパーラップが生じる。より一般的でないが、この技術も公知であり、多年にわたつて使われている。異なつた命令は異なつた実行時間を有し、かつ命令間の依存性は可変なので、そのようなブロセッサにおいては、命令が 災行され、ブログラム中の順序とは異なつた順序 で結果が生じる事は不可避である。そのようなブロセッサが論理的に正しく動作するには、パイブライン構成よりも複雑な制御機構が必要である。

しかしながら、従来技術の多重実行ユニットは、任意の時点で正確な割りとみが起きるのを許さない。例えば、命令がオーパーフロー状態を生じるとき、これが検出される時までに、ブログラム中の後の命令が既に爽行されその結果がレジスタ又は主記憶に置かれる事がある。これにより、割り込みをかけ、以前の全ての命令が実行されその後の命令が実行されていないブロセッサの状態を保

存する事が不可能になる。との例では、オーバーフロー割り込みは、それが起きた時よりも後で実 駅に認識されるであろう。他の回様の状況も従来 技術において存在しうる。

米国特許第4574349号では、各GPRに 付属して付加的なレジスタが設けられ、ポインタ

Bulletin、1986年8月号、991~99 3頁の論文は、条件付き分岐の解決の間に元のG PRの内容を保存し必要ならばシステム状態を回 彼するための、1対1に対応した第2のGPRの セットを示している。レジスタの状態を調整し又 はレジスタの元の内容を回復するためにGPRと 伴に条件モード・タグが使われている。

C. 発明が解決しようとする課題 ·

本発明は、計算機のプロセンサに付属するアドレス可能レジスタのためのレジスタ管理システムは、命令のシーケンス外の実行のために設けられ、命令がシーケンスからはずれる場合の割り込み又は削進った分岐予測から正確に回復するための機構を含んでいる。

館の使用によりレジスタの名前の変更が起きる。 しかし、との特許は、シーケンス外の実行中の間 途つて推削された分板又は割り込みからの正確な 固復の問題を解決していない。

IBM Technical Disclosure
Builelia、1981年8月号、1404~1
405頁の論文は、サブルーチンの切り換え時に
記憶装置を使用する事を避けるために複数のGP
Rセットの間で切り換えを行なりシステムを示している。またIBM Technical Disclosure
Bulletin、1982年6月号、86~87頁の論文は、命令実行中にダミー・レジスタを使う
事を示している。実行が終了すると、レジスタは、結果を受取るために命令によつて名付けられたレジスタとして名前を変更される。実行中、レジスタは、結果を受取るために命令によって名付けられたレジスタとして名前を変更される。実行中、レジスタはトランスペアレントであり、これは付加的な物理的レジスタを許する。しかし、これらの文献のいずれもシーケンス外の命令の実行を取り扱っていない。

IBM Technical Disclosure

D. 誤巡を解決するための手段

本発明は、固定数のアドレス可能レジスタを有けるアーキテクチャのプロセッサを想定している。 典型的なシステムは、例えば、IBMシステム/ 370アーキテクチャと问形であり、下記の実施 例は主としてそのアーキテクチャにおけるGPR を収り扱う。

本発明は、アーキテクチャによるレジスタの数よりも大きな数のレジスタを有するレジスタ・アレイ(RA)を提供する。実践に提供されるレジスタの数は可変であり、例えばアーキテクチャによるレジスタ数の2倍である。

計算機プログラムの命令はアーキテクチャ中のアドレス可能レジスタの使用を要求するので、RA中のレジスタは、システム/370のGPRのようなアドレス可能レジスタの接能を実行するように割り当てられる。また命令は命令敵別子(II) 放む受け取る。IIDの循回的回転を使用してもよい。またRA中の各レジスタ毎に記入項目を有するアレイ制御リスト(ACL)が設けら

れる。ACし中の各位似は、関連するレジスタに 関するいくつかのステータス・フィールド、例え ばレジスタの利用可能性状盤を含むフィールド、 レジスタに与えられた「ID及びレジスタに与え られたGPRの名前等を有している。システム・ アーキテクチャのために、RA中のレジスタがG PRとして一度割り当てられると、それはブログ ラムにとつて、 同じGPR省号を有する個久的な 物理的レジスタと同じよりに見える。

またレジスタ管理システムは、RAK関連し各GPR毎に1つの位置を有する、デコード・レジスタ割り当てリスト(DRAL)及び1つ以上のパックアンブ・レジスタ割り当てリスト(BRAC)を含んでいる。DRAL中の各位置の番号を含んでいる。各命令がデコードされる時、そのかな別するGPRに対してとのRA位置が割り当てられたかが決定される。GPRのための結果を受け取るために新しいRA位置が割りち

停止する。

ACL及びDRALは、命令が解脱され実行される時に協動して働き、プログラムにより認識される資源であるアーキテクチャ上のGPRに従つてRAの内容を管理する。新しい命令が解説される時、それが参照するレジスタは、どのRA位置がそれに割り当てられたかを見つけるためにDRAL中で検索される。その後、RA位置アドレスがGPR名の代りに実行ユニットによつて使用される。RAの割り当てがDRALにおいて判明した後、ステータスを決定するためにACLがアクセスされ、その情報が実行ユニットに送られる。

命令が終了すると、そのJIDは、RA中のIIDと比較するために実行ユニットによりACLに送られる。何じIIDから結果を受け取つた各RA位置部に、終了ステータスを表現するように制御タグが変更される。

条件付き分岐に出会りと、命令は、予測された 分岐の方向で解説される。 版々に命令を完了する という要求があるので、取つた分岐が解決される れると、DRALは新しい割り当てに関して継続 的に更新される。

プログラム奥行中の正確な地点におけるDRA Lのステータスを凍結し保存し、必要な時にその 正確な地点までDRALを回復するために、DR ALに対して1つ以上のBRALが存在する。条 件付分岐に出会りと、その地点のDRALがBR ALKコピーされる。もし第2の分岐K出会つた 切合、BRALが存在していれば、その地点のD RALが2番目のBRALKコピーされ、又それ が存在しなければ、それは妨げられる。3番目の BRAL、又はそれ以上の数のBRALを、所望 により設けてもよい。各BRALは、システムが 処理を統行している間、特定の固定した時点のシ ステム・ステータスを保存するのに役立つ。設け られる BRALの実際の数は、 川時に進行し得る、 初期のシステム・ステータスの回復を必収とする 可能な状況の最大数化対するシステム設計者の認 酸に 基いて与えられる。 もし十分な B R A L が与 えられていないと、条件が解決されるまで実行が

前にプロセンサは、予測分岐中のどの命令に関しても完了信号を出さない。必要であれば、分岐予 別が行なわれた後で新しく割り当てられた各RA 位置に関して、そのような割り当てが無効化され るように各ACL位置中の制御フィールドがセットされる。

分岐予測が間違つていた時の分岐回復技術は、プロセッサの全ての部分が関係する。レジスタ管理プロセスに関してそれが意味するものは、分岐点に到達した後で命令の解放が停止した場合の解放が停止した場合の表現にGPRのステータスは、分岐が解説されて以来、GPR制御ステータスは、分岐が解説されて以来、GPR制御ステータスは、対して2つの型は分岐以前の命令の、完了更のの対力る。1つの型は分岐以前の命令の、完了更近の対力を反映し、その更の対策は、分岐後の命令の解説及び実行を反映し、たいは、分岐後の命令の解説及び実行を反映し、たいは、分岐後の命令の解説及び実行を反映し、たいに、分岐後の命令の解説及び実行を反映し、たいにない。

(初り込みを除いて)DRALは命令が解脱される時にだけ更新され、完了によつては影響されないので、DRALの内容は、分較後に命令が全く解説されなかつたならば、変化していないであるのは、ないので、DRALに関して対していないである。なって、DRALに関して対して、それを回復する事によって、もして、もして、もして、もして、もして、ないのである。とれば適当なBRALにである。分較が記されるの解説である。分較によったの内容はBRALには廃棄したの外数はDRALを回復するために使われる。

割り込み制御は、割り込み地点より先の命令が 完了する事を防止するために散けられる。割り込みは、その原因になつた命令の完了又は抑圧のい ずれを受求する争もできる。先行する命令は、特 定の割り込みによつて許される地点までに完了す る事が許される。この地点で、DRALは、割り 込みなしに進行したエントリを含んでいるので、

E. 奥施例

本発明は、汎用レジスタのような特定の複数の アドレス可能レジスタ、例えばn慍の汎用レジス メ(GPR)というアーキテクチャ上の設計要求 を有する計算板システムのだめのレジスタ管型シ ステムK関する。m餡のレジスタ(但しmはnよ りも大きい)を有するレジスタ・アレイ(RA) が、n個の汎用レジスタの機能を実現するために 設けられる。説明のための実施例として、16個 のGPRを有する周知のIBMシステム/370 ナーキテクチャに従うシステムについて説明する。 本乳明によるRAは、アーキテクチャ上のレジス タの撥能を実現するために、 R A 位位の動的な割 り当てを行なう。具体的レジスタ割り当ての機能 が終了すると、RA中の位置が解放され、何じ又 は他のアーキテクチャのGPRとして再割り当て 可能になる。

本発明のレジスタ管理システムは、全体的な計 算機プーキテクチャに依存せず、種々の環境で実 現状に合わない、又は不適切な状態にある。しかし、ACLは、割り当てられた状態の全てのRA位置に関する正しい情報を含んでいる。ACLの位置は、キャンセルされ、割り込みを越える命令に関して利用可能なステータスに戻される。次にACLは、割り込みから回復するために包RALに現在のステータス値を与えるために使われる。

契約すると、本発明のレジスタ管理システムは、 順序外の命令及び分岐命令を、RA及び2重機能 側師システムを用いて収り扱う。制御システムの 第1の部分、DRALはアーキテクチャ上のGP Rの視点から命令を管理する。側師システムの第 2の部分、ACLはレジスタ・アレイの実際の内 容を管理する。これにより、命令がシーケンス外 に実行されても、分岐条件又は割り込みが回復で きる。

施できる。例えば、第1A図及び第18図に示す 計算機シスナム10は、キャッシュ・メモリ・シ ステム14の接続された主記憶12を有する。キャッシュ・メモリ・システム14は、多くの許容 可能な方式で構成できるが、この例では、各々命 令及びデータを別々に扱う命令キャッシュ16及 びデータ・キャッシュ18から構成されている。 カスケード構成においてメモリ・スピードとメモ リ・サイズの利点を両方共提供するために2レベル以上のキャッシュ・メモリを設ける事はメモリ 設計の分野で公知であり、ここに示されてはいな いが、そのようなメモリ設計も本発明に適合する。

命令は、命令キャッシュ16から命令パッフア・ユニット20を経由して命令レジスタ・ユニット22へ伝達される。説明のため、命令レジスタ・ユニット22は2個以上の独立した命令レジスタを有し、2、3又は4かそのような命令レジスタの望ましい数である。

計算機設計の分野において、システムが2以上 の汎用実行ユニットを持つ事は公知である。例え は、汎用ユニットは、実行される機能の型の系列 に沿つて、算術又は論理演算、スカラー又はペク トル、スカラー又は浮動小数点、等と設計し得る。 汎用実行ユニットのどのような構成も汎用レジス タを利用するので、本発明は計算機中の汎用実行 ユニットの数、機能構成及び設計の多くの変型に 適用可能である。

関明のため、とのシステムは汎用実行ユニット(GPE)1及び2(各々参照符号24、26)を有するものとする。汎用実行ユニット24は出力が記憶パッファ・ユニット28に接続され、たれはさらにデータ・キャッシュ18に出力が接続される。汎用実行ユニットでも又ユニットの組み合せでもよく、との実施例に示されているように、単一の実行ユニットでもアユニットの組み合せでもよく、との対域パッファ28に行く結果を生成する。その対域は、命令が完了するまでそとで保持され、次に対している。汎用実行ユニット26に接続される。のPE26は、即座に記憶される。

RMS32は、命令の発行から実行まで追跡するため並びに入力オペランド及び出力オペランドのためのレジスタ割り当てのために、命令レジスタ・ユニント22並びにGPE24及び26に接続される。

との実施例の計算機は、命令レジスタ・ユニット22から命令を受け取るように接続され、命令アドレス計算部(1ーACE)52に出力を与えるキュー50を有する。IーACE52はRA30から直接入力を受け取るようにも接続され、また命令キャンシュ16に接続された出力を有する。命令キュー50はステータス情報を与えるためにRMS32に接続される。

この実施例の計算機は命令レジスタ・ユニット 22からの出力を受け取るよりに接続されたアドレス・キュー60を有する。アドレス・キュー60の出力は、データ・アドレス計算部(DーACE)に入力として接続される。DーACE62への他の入力はRA30からのものである。DーACE62はステータス情報を与えるためにRMS のではなくレジスタで利用可能になる必要のある 結果を生成する命令により動作する。命令レジス タ・ユニット/22から命令を受け取りそれらをG PE24又は26に適当にふりむけるために命令 スタック又はキュー31が設けられる。複数の種 々の型の実行ユニットを、単一のレジスタ・アレ イ及びレジスタ管理システムと共に用いてもよい。

RA30は、との実施例のアーキテクチャにより認識される16個のGPRの機能を実施するために32個の動的に割り当てられる実レジスタを存する。

RA30は制御パス34を経由してレジスタ管理システム(RMS)32により制御され、且つそれにステータス情報を与える。RMS32は、極々の型のステータス情報を受け取り且つ与えるために種々の他のシステムに接続されている。割り込み制御部36は、割り込みを適切に処理し必要なステータス情報を保存するために、命令レジスタ22、RMS32、及びRA30に接続されている。

3 2 に接続される。

D-ACE62の出力はアドレス収り出しキュー64に接続され、これはさらに第1の出力がデータ・キャッシュ18への入力として、及び第2の出力がアドレス記憶キュー66への入力として後続されている。アドレス記憶キューは、出力がデータ・キャッシュ18に接続され、且つステータス情報を与えるためにRMS32に接続を有している。

この契施例の計算機は、浮助小数点演算ユニット 7 0 を有し、これもステータス情報を与えるために R M S 3 2 は、R A 3 0 に関係付けられないレジスタ及びユニットと共に動作できる事に注意されたい。例えば、1 つの R M S は 2 以上のレジスタ・アレイと共に動作し得る。より具体的には、1 つの R M S は、 同じ又は異なつた型の複数の実行ユニットに接続された 2 個の R A を制御し得る。

浮動小数点ユニント(FPU)10への入力は、 浮動小数点命令キュー12及び浮動小数点データ ・レジスタ・ユニット 7 4 によつて与えられる。 浮動小数点命令キュー 7 2 は I ーR E G 2 2 から 入力を受け収る。浮動小数点データ・レジスタ・ ユニット 7 4 は F P U 7 0 及びデータ・キャッシュ 1 8 から入力を受け収る。浮動小数点ユニット 7 0 の出力は、記憶パッファ・ユニットに接続され、これはさらにデータ・キャッシュ 1 8 に接続 されている。

第2図を参照すると、レジスタ管理システム3 2の詳細な構造が示されている。デコード・レジスタ割り当てリスト(DRAL)100が、ステータス及び制御信号線に接続される。また論理ユニット101がDRALの内容をモニタし制御するためにステータス及び制御信号線に接続される。DRALはかる。DRALはから、ORALは、いくつかの異なつた方式で構成できる。例えば、各DRALに複数コピーを有する2個以上のDRALが存在し、それが各GPR毎に回して値を受けるみ、その位置が、そのGPRに関して値を受け

A Lは D R A Lと同じ構造を有し、1 サイタルで D R A L の全内容が B R A L K コピーできまた逆 も可能なように接続されている。 これらの転送は、 論理ユニット 1 0 1 K よつて制御されている。 そ れは、例えば、分岐が起きる方向に関する予測が 間違つている場合 K D R A L の内容を保存するた めに、条件付分岐 K 出会う時に使用される。

各DRAL部に1つだけのBRALが設けられている場合、通常、1つだけの条件付分板を過ぎて解脱を行なり事しか可能でない。しかし、GPRを変更する命令が間に介在する事なく第2の条件付き分岐命令に出会りという特別な場合には、その分岐命令も過ぎて解脱する事が可能になる。というのは同じDRAL内容が両方の分岐に関してBRAL中に保存されるからである。

アレイ制御リスト(ACL)110は、ステータス情報を受け取り且つ制御情報を送るためにR A及び計算機システムの残りに送続される。論理コニント101はACL110の内容を制御し、ACL及びDRALの動作を訓整する。GPRを 取るように破も放近割当てられたRA位置の数を含んでいる。各命令が解説される時、それが舒照するGPRがDRAL中で被累され、どのRA位置がそのGPRに割当てられたかが決定される。また、新しいRA位置が結果を受け取るように割当てられる時、それらの割当てを反映するようにDRALが更新される。このようにして、GPRを使用する各命令が、そのGPRを使も放近に移 限した命令に割当てられたRA位置を見出すよう にDRALによつて指示される。

パックアップ・レジスタ割当てリスト102、104、及び106は、動作のある特定の時点でDRAL100の内容全体を受け収るように接続される。通常、各DRALに対応してシステムが存在する。もしシステムが分岐の解決を待機する事が許されるなりは、レジスタ管理システムはBRALなしに動作しうる。一つ、二つ又は、三つの条件付分岐を処理する事が可能になる。BR

サポートする名 R A 哲に、その R A に関するステータス情報を記憶する A C L レジスタが存在する。アレイの各レジスタ位置似に1つのエントリが存在し、この実施例では、各エントリは第3 図及び第4 図に示すように、C T L、A B C、 I I D、P R V 及び R E G の 5 つのフイールドに分割された1 4 ピットから構成される。C T L は R A 位置の全体的ステータスを定義する訓練フィールドである。それは下記の値を取り得る。

OO:利用可能―そのRA位置は使用中ではな く、必要であれば割り当てる耶が可能で ある。CTL= *OO *の時、ABC、 IID、PRV及びREGのフイールド は何の意味も持たない。

0 1: 割り当て猗一とのRA位置はREGフィールドにより指定されたGPRに割り当てられている。完了した現在の命令に割り込みが起きると、これはそのGPRに対応するRA位置である。任意の与えられた瞬間には、各GPRに対して1つだ

けのRA位置が削り当てられている。C TL=*011*の時、ABCフイールドは*000*であり、IID及びPRV フィールドは意味を持たない。

10:係以中且つ未ロードーとのRA位置は、 まだ契行が完了していない命令の結果を 受け取るように削り当てられているが、 これまで命令は結果をこのRA位以にロ ードしていない。IIDフィールドは、 このRA位置が結果を受け取る命令に割 り当てられた11Dである。ABCフィ ールドは、との命令が条件付きで発行さ れていれば非セロであり、さもなければ * 0 0 0 * である。多くの場合、REG フィールドは、とのRA位置が結果を受 け取るGPRの首号であり、PRVフィ ールドは、そのGPRの古い値を保持す るRA位置の番号である。GPRを変化 させない比較命令という特殊な場合では、 RA位置にはとにかく割り当てが行なわ

れ、REGフイールドは無関係であり、 PRVフィールドはこのRA位趾の省号 を含む。

11:係以中且つロード商一とのRA位似は、まだ実行が完了していない命令の結果を受け収るように割り当てられているが、その結果を受け収つている。ARC、IID、PRV及びREGのフィールドは、CTL=*10*の時と同じ意味を有する。但しこの状態では比較命令に関する特殊な場合は起きない。

ABCフィールドは、条件付き分岐を過ぎて解 就された命令に関係するRA位置を識別するため K使われる。この情報はIIDを調べる事により 決定できるので、本発明を実施するためにそのよ りなフィールドは必ずしも必要ではない。しかし、 IIDをテストする事により定期的にそれを決定 するよりも、この少量の情報を記憶するために導 用のフィールドを設ける方が、より経済的且つ高 速であるので、この実施例ではこのフィールドを

設けた。

るつまでの条件付き分岐に出会つてもよいよう に 3 つの BRALが設けられているとの実施例の 場合、ABCフィールドは3ピツトを有し、これ は最初 000 1 にセットされる。最初の分岐に 出会うと、第1のBRALKDRALの内容がロ ードされ、ABCフィールドは、BRALのロー ド及び未解決の分岐の存在を示すために"100 % に変更される。第1の分岐が解決される以前に第 2の分岐に出会うと、第2のBRALにその時点 のDRALの内容がロードされ、ABCフイール ドは * 1 1 0 * に変更される。最後に、 娘初の 2 つの分岐が未解決で且つ第3の分岐に出会うと、 第3のBRALが、その時点のDRAL内容を受 け取り、ABCフィールドは「111 Kなる。 ABCフィールド中の各ピットは、BRALが活 性であり、未解決の分岐に関する特定のDRAL 内容を記憶している事を示すために独立に特定の BRALK関係付けられている。 論理ユニット 1 0 1はとれらの機能を制御する。

もし分岐が紆ましい方向で解決されると、割り 当てられたBRAL内容は不必要であり、ABC フィールドの適当なピットが0にセツトされる。 以前の例を参照すると、分岐は必ずしも生起した 脳に解決される必要はない。もし第1の分岐が起 き (A B C = * 1 0 0 *) そして次に第2の分岐 が起き(ABC=「110」)たとすると、第2 の分岐が最初に解決され、ABCフイールドが単 に・100!にリセットされてらよい。 もし役初 の例のように、3つの分岐が順に起き(ABC= 111)、そして第2の分岐が娘初に解決さ れると、第2のBRALが利用可能になり、AB Cフィールドは『101『Kセットされる。さら に、とれは、他の分岐に出会つた場合に 1 つの B RALが利用可能である事を意味する。ABCフ イールド中のピットは、分岐の発生及び解決に対 応して任意の順序でセット及びリセットできる。 例えば、ABCフィールドが・101°であれば、 新しい分岐に出会つてBビットがセットされ、A BCフィールドが(これは分岐の発生した順序を

表していないが)「111」になる事もある。

命令が解説される時、それが参照するGPRはDRAL中で検索され、どのRA位置がそれに割当てられているかが見出される。これは、使用されているGPR及び変更されたGPRの両者を含む。もし命令がGPRの値を変化させると、新しい値を受け取るようにRA位置が割当てられ、これらの新しいRA位置がこれらのGPRに関連付けられるようにDRALが更新される。次に、RA位置の割当ては、GPRの実際の割当てではなく実行論理ユニットに伝達される。

プロセッサが二つの命令を向時に解説する能力を有していると仮定すると、DRALは、それらの各々に関して、R1、R1+1、X及びBレジスタ(IBMシステム/370の命令形式を参照されたい)を検索する能力を提供する。一般にアーキテクチャを参照すると、命令は、必要なメモリ・アクセスを行なうために、インデックス値及びベース値を求めてGPRを要求する事がある。これは多くの命令に関して適切であるが、適切で

と、それは「保属中且つ未ロード」状態(CTL=・10・)にセットされ、Iフィールドは割り当てが行なわれた命令のILDにセットされ、REGフィールドはGPRの笛号にセットされ、PRVフィールドはそのレジスタに以前に割り当てられていたRA位置の笛号(DRAL中を検索したり次定される)にセットされる。但りでは、PRVフィールドは、ちよりと割り当てられたこのRA位置を割り当てる理由及びこの動作方式の理由は、後述する。

RAに関するとの制御构造は、命令の解説にある条件を課す。

1. DRAL中でレジスタを検索する機能は大多数の命令の製水を満足するが、異なつた製水を有するものが存在する。とれらの命令は解読に2サイクル以上を要する。システム/370のアーキテクチャにおけるそのよりな命令の部分的なリストは、MVCL、CLCL、AXR、SXR、LM、STM、EDMK及びTRTである。

ない場合、解説に複数サイクルが必要である。システム/370のアーキテクチャにおいて、複数ロード命令は16個までのGPRを参照できる。各GPRがDRAL中で検索された後、そのようにして見つけられたRA位置が、そのRA位置がロードされたか否かを判定するためにACL中で検索され、この情報が命令と共に契行ユニットに送られる。RA位置は、「割り当て済」又は「災的中且つロード済」の状態(CTL=『X1』)であれば、ロード孩と考えられる。

プロセッサは、各サイクル毎に少なくとも2つの新しいRA位置を割り当てる能力を提供する。例えば、GPRを、GPRの各群毎に別個のRAを有する1つは例及び1つは奇の2つの群から構成してもよい。との時、各サイクルに、2つのRAに対応するGPRの各群から2つ、4つのGPRを割り当てる事ができる。これを行なり回路は、ACL中のCTLフィールドを調査し、「利用可能」状態(CTL="00")にある城初のRA位置を選択する。もしRA位置が割り当てられる

2. 1サイクル当り2つ以上のRA位置をレジスタの各組に割り当てる能力はある状況では重要である。複数の偶/奇汎用レジスタ対又は2以上の浮動小数点レジスタを変更できる、370アーキテクチャの命令の部分的なリストは、MVCL、CLCL、AXR、SXR及びLMである。とれらの命令は、1サイクルに充分なRA位置が割り当てられなければ、1サイクルで解説できない。個は個の中で余りに多くのレジスタを変更する2つの命令は同時に解読する事ができない。

3. DRALが正しく動作するために、解説時に レジスタ位置が検案される時、そのレジスタを変 更した政も最近の先行命令の結果を受け取るよう に割り当てられたRA位置に関する番号をDRA しが含んでいる事が必要である。これは、その命 令が直前の先行命令であつてブロセッサが同時に 両方の命令を解説しようとしているのでなければ、 何の問題もない。この状況を取り扱うために、も る命令がレジスタを変更し且つ後戌の命令がその レジスタを怠照する時は、必ず、2番目の命令は 最初の命令と同時に解説される事を許されない。

各命令が完了すると、その【IDがACLK送られる。この命令からの結果をどのRA位置が受け取つたかを判定するために、論理ユニット101に力でない。 はいて、 はいてのようにしから、 ないで、 このようにでで、 対して比較が行なわれる。 次に、 このようにでで、 は、 このようにでで、 とれらの RA位置の る々に関して、 どの RA位置の では、 どの RA位置の を、 これらの RA位置の るがあるかを決定する、 これらの RA位置の るがおきされる。 PRVフィールドによって指示される RA位置毎に、 その状態を「割り当て済」から「利用可能」へ(CTLを「01」から「00」へ) 変更する信号が発生する。

とれらの機能を実行する全ての論理は並列に動作する。例えば、1 サイクルで、完了した命令に

値を受け取るように選択された全ての新しいRA 位置はABCフィールドが、その分岐に割り当て られたBRALに関するエントリにおいて「1」 にセットされる。後に、分岐の方向が確定した時 に、その分岐後の全ての命令の処理を取り消して 他の方向で命令の処理を開始する必要があるから しれない。

奨験には、どの型の分岐も全て条件付きとして扱われる。というのは分岐命令のターグット・アドレスを観別するために分岐履歴テーブル(BHT)が共通に使用されるからである。BHT中のターゲット・アドレスの位置は、少なくとも正しいターゲット・アドレスが決定されるまで、命令を条件付きにする。BHTが最初にターゲット・アドレスを観別する時、ターゲット・アドレスが正しい事は後まで明らかでない。ターゲット・アドレスの正しさが解決される時、分岐の条件付き状態が除かれる。

失敗した分岐からの分岐の回復はプロセッサの 全ての部分が関与する。 レジスタ管理システムに 関する古いレジスタ値を含む全てのRA位置が利用可能状態に変更され、新しい値を含む全てのRA位置が、新り当て済み状態に変更される。命令の正規の完了は、DRALに対して何の影響も持たない。

理論的には、命令自体を調べる事によつて分岐が起きるか否かを知る事ができない場合、その分岐は条件付き分岐と考えられる。とのカテゴリーに国する370の分岐命令は、BC(M×10又はF及びR2×0)、BCTR(R2×0)、BCTR(R2×0)、BXLE及びBXHである。とれらの分岐が行なわれると、I 製業は、分岐が行なわれると予測すべきか又は行なわれないものと予測すべきかの判定を行なわれないものと予測すべきかの判定を行なったのである。次に、それらはアロセッサが出来ない唯一の事は、それらはは分した分岐が完了する。というのは、それらは論理的に分岐に続いてある。との期間中、レジスタ

関してそれが意味するものは、命令解説が分岐の 後で停止した場合の状態にGPRの状態を回復す る必要がある事である。分岐命令が解説されてか らの中間の時期には、レジスタ制御状態に対して 2つの数の更新が行なわれる。1つの型は、分岐 以前の命令の実行へ向つての進行及び実際の完了 を反映する。この更新の効果は保存されなければ ならない。第2の型の更新は、分岐後の命令の解 飲及び実行を反映する。この更新は、無効又は無 意味であるとしてGPRの状態から取り能かなけ ればならない。

通常、DRALは命令が解脱される時にしか更新されず、その完了によつては影響を受けない。 従つて、DRALの内容は、分岐後に命令が解脱されなければ変更されない。割込みの状況は異なっており、別に説明する。従つて、DRALに関して望ましい事は、分岐命令の直後の状態にそれを回復する事である。これはBRALを使用する事によつて達成される。条件付分岐命令が解説される毎に、分岐命令解読直後のDRALの内容が BRALに移され、问時にABCフィールドの適当なピットが『1』にセットされる。それは、分岐に関する予測が正しかつたか又は間違つていたかが決定されるまでそとに保持され、そして廃棄されるか又はDRALに回復される。

間遠つた米件付き分岐の後では、ACLを正しい状態に回復する那が必要である。条件付き分岐が解説された後に行なわれた全てのACLエントリは、ABCフィールドが、その特定の分岐に関するBRALのために使われる。CLの分岐である。CLの分岐である。CLの分岐である。CLの分岐である。CLの分岐が解説されたののであったか又は、その分岐の分岐の分によって、条件付分岐が解説に何らかのであったかである。大学である。CLののである。条件付分岐以後の分岐とにいるのである。条件付分岐以後の公岐にある。条件付分岐以後、全くできないからである。条件付分岐以後、全く

無条件分岐命令は、命令処理がどのように進行すべきかについて何の不確定性も生じず、従つてレジスタ管理システムはそれに対して何の注意も払わない。BAL及びBALRはこのカテゴリーに属するシステム/370の命令であり、且つGPRを変更する。従つて、それらはレジスタを変更する他の命令と同様に扱われる。BHTを有する機械において、このカテゴリーの命令は存在しないかもしれない。

割り込みは他の状態とは少し違つたふりに取り 扱う必要がある。割り込み条件が検出されるとす ぐに、割り込み網調部36に信号が送られる。と のシステムは、命令完了制御部と通信して、割り 込み地点以後の命令が完了する界を関止する。割り 込みの地点は、その原因になつた命令の面前又 は度後である。これは割り込みの型が命令の抑圧 を要求するか又は完了を要求するかに依存する。 割り込み地点に先行する命令は完了する事を許さ れる。その地点において、DRALの内容は、割り 込みの原因になった命令以後のいくつかの命令 命令が解説されていなければ、これらのRA位置 の全ては「利用可能」状態にあり、それはぞれら が戻されるべきものである。

特定の分岐に関してABCフィールドが・0・化セットされたRA位置は、「割り当して先ろRA位置の組及び、条件付き分岐に先行する保護中の命令に関連するそれらを含んでいる。分岐以後に対対の支まであり、従つつて、附近である。従つつて、附近である。従つつて、附近である。従こを正しい状態の後に及ける特定のピンクトをは、分岐に関するような全てのACLであるような全での人でしまいた。1・であるような全での人でしまいたもの分岐に関する特定のピントはおいたな事が判明であれば、ACL中の全、トでであるに関する特定のピントはその分岐に関する特定のピントはセットされる。

分岐は、解説時にそれが起きる事が視察により 決定できるならば、無条件であると考えられる。

が契行された場合に収られたであろり動作を反映 する。

ACLは、「割り当て済み」状態にある全てのRA位置が、割り当てられたGPRに関する正しい値を含んでいるものであるような状態にある。さらに、ACLは、「係属中」状態の1つにあるRA位置の数を有していてもよい。これらは全て割り込み地点以後の命令に関連しており、次のアンプはとれらのRA位置の全てが「利用可能」状態に戻される(もしてTL="1X"ならばそれは「00"にセットされ、そしてDRALを対応する状態にする必要がある。

DRALは、GPRアドレスの各々を経てカウンタを歩進する事によつて数サイクルの期間にわたつてセットされる。各サイクル毎に新しい値を経てそれが歩進する時、その値はACLエントリの各々と比較される。この機能は論理ユニット101によつて選成できる。もしREGフィールドがカウンタ中の値に一致し且つRA位置が「割り

当て済」状態(CTL= 'Ul')であれば、比較一致が検出される。各GPRK対して正確に1つのRA位置が割り当てられなければならないので、この比較プロセスは各サイクル毎に正確に1つのRA位置に対して比較一致を発生しなければならない。これらの比較の結果はRA位置の番号はDRALに送られ、順々にDRALエントリに番込まれる。このプロセスの様りに、DRALエントリの各々は、そのエントリが各々対応するGPRに割り当てられたRA位置を指示する。これはDRALに関する正しい状態である。

DRALをその正しい状態に回復するプロセスは、割り込みプロセスに余分の時間を付加しないようにプログラム・ステータス・ワード(PSW)の交換のプロセス中に実行する事ができる。

F. 発明の効果

本発明を用いれば、条件付き分岐や割り込み等の、通常の処理順序から外れた命令の処理を効率的に行なり事ができる。

4.図明の簡単な説明


第1A図及び第1B図は本発明による計算機システムの実施例の統略図、

部2図は第1A図及び第1B図に示した実施例の中のレジスタ管理システムの図、

第3図は第2図の中のアレイ創御リスト(ACL)の図、

第4図は第3図に示したACLのエントリのライールド構成を示す図である。

世 顧 人 インダーナンラナル・ビジネス・マン・ス・コードレーンヨン 代 理 人 弁理士 領 宮 孝 -(外1名)



特開昭64-36336(13)




FIG.2




FIG. 4

CTL ABC IID PRV REG
0 2 5 10 14 18

-	0=																
	۳. د د	REG	REG	REG /	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	
	7 Y	PRV	PRV	PRV	PRV	PRV	РЯУ	PR	PRV	PRV	PRV	PRV	PRV	PRV	PRV	PRV	
	e i	IID	110	110	ali	aii	ali	=}	PH PH	ali	dii	σII	dii	IID	110	110	
15	ABC	ABC	ABC	ABC	ABC	ABC	ABC	A B B	ABC	ABC	ABC	ABC	ABC	ABC	ABC	ABC	
	-11	CTL	F	F	F	CTL	CTL	티	E	כור	CTר	CTĿ	כור	כזר	CTL	CTL	
	0															Ē	